PLL · 百科
PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时钟信号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,由相应的器件VCO,实现转成高频,但并不稳定,故利用锁相环路就可以实现稳定且高频的时钟信号。

作用:整合时脉讯号使内存正确存取资料 

外文名:Phase Locked Loop 

适用范围:闭环跟踪电路 

相关推荐
PLL是什么意思_PLL的翻译_音标_读音_用法_例句_爱词霸在线词典
爱词霸权威在线词典,为您提供PLL的中文意思,PLL的用法讲解,PLL的读音,PLL的同义词,PLL的反义词,PLL的例句等...
pll的相关视频
一看就会
02:13
鸟杰魔方
【理论】PLL情况总数及出现概率
05:42
KaNan社長
【CFOP教學-PLL】KaNan社长|全部分组PLL精讲内容!解说+记忆+慢放
06:46
给虫Official
三阶魔方PLL公式、手法教程
01:16
力哥zhang的二胎生活
PLL的21个公式不全?哪个大神来瞧瞧!
图书知识聚合
在5本书中找到答案
  • 《零基础学FPGA:基于Altera FPGA器件&Verilog HDL语言》
    章节8.10 实践拓展
    PLL最基本的是进行输入时钟的分频、倍频和时钟相位调整,除此之外,对于外部输入的时钟进行同步,保证外部的时钟能稳定可靠的使用。由于PLL能力有限,当需要某一特殊时钟,而根据输入时钟无法产生时,可以进行PLL的级联,级联在一定程度上增强了PLL的功能。
    薛冰,彭永丰,葛亚明
    机械工业出版社
  • 《例说FPGA:可直接用于工程项目的第一手经验》
    章节3.3 IP核配置——PLL
    PLL(Phase Locked Loop),即锁相回路或锁相环。PLL用于振荡器中的反馈技术。许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。时钟就是FPGA运行的心脏,它的每次跳动必须精准而毫无偏差(当然现实世界中不存在所谓的毫无偏差,但是我们希望它的偏差越小越好)。一个FPGA工程中,不同的外设通常工作在不同的时钟频率,所以一个时钟肯定满足不了需求;此外,有时候可能两个不同的模块共用一个时钟频率,但是由于它们运行在不同的工作环境和时序下,所以它们常常是同频不同相(相位),怎么办?用PLL!当然了,我们FPGA里面定义的PLL,可不是仅仅只有一个反馈调整功能,它还有倍频和分频等功能集成其中。严格一点讲,我觉得这个PLL实际上应该算是一个FPGA内部的时钟管理模块了。不多说,如图3-9所示,大家可以看看PLL内部的功能框图体会一下。
    吴厚航
    机械工业出版社
  • 《Xilinx FPGA 数字信号处理系统设计指南:从 HDL、Simulink 到 HLS 的实现》
    章节17.4.1 锁相环的原理
    PLL 是载波同步的基础,并且能够自动载入同步器中。因为 PLL 能够重新产生一个输入正弦曲线,同时跟踪其频率的偏离,并滤掉噪声,因此 PLL 是载波同步器不可或缺的模块。PLL 由简单的电路构成,主要包含:① 相位检测器;② 环路滤波器;③ 数控振荡器。根据现有的条件,可以在模拟域、数字域或数模混合域构建 PLL。本节将构建适合 FPGA 实现的全数字 PLL 模型。通常情况下,相位检测器是一个通过三角函数建立的乘法器,它提供两个输出的频率分量,如图 17.80 所示。图 17.80 相位检测器图 17.80 中,f1=f2,可根据下列公式得到输出值:在相位检测器输出的两个频率分量中,只有低频分量与相位直接关联。环路滤波器用于衰减高频分量和任何其他干扰分量。经过过滤的相位控制 NCO 的步长,一旦所合成正弦波的频率达到输入信号的频率,则反馈回路不会进一步调整 NCO 的步长。通常,根据环路中积分器的数量对 PLL 进行分类。一般情况下,NCO
    何宾,张艳辉
    电子工业出版社
  • 《电子系统综合设计——基于大学生电子设计竞赛》
    章节4.5 数字锁相环
    电设中,我们所说的 PLL,其实就是锁相环路,简称为锁相环。锁相环路是一种反馈控制电路。许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。锁相环在工作过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来。目前锁相环主要有模拟锁相环、数字锁相环以及有记忆能力的(微机控制)锁相环。本节内容主要针对数字锁相环(DPLL)进行介绍。
    周立青
    电子工业出版社
  • 《FPGA应用开发和仿真》
    章节5.4 高速串行接口
    其中 PLL 为锁相环,用于时钟频率和相位变换。注意其中的位时钟,一般为数据率的一半,即在时钟上升沿和下降沿各同步一次数据,称为 DDR(双倍数据率),使用 DDR 能增加时钟的上升沿/下降沿时间以改善信号完整性。位时钟常常不传输(因为位时钟并不包含帧同步信息),而只传输帧时钟,之后在接收端由锁相环倍频恢复位时钟。移位寄存器是最简单的串行器和解串器,解串时需要上升沿和下降沿均有效,实际中的串行器和解串器也常用数据选择器和分配器实现。容易知道,对于并行数据率 fDATA、一帧 N 位的串行 DDR 数据,串行数据率为 fSDATA=N·fDATA,帧时钟频率为 fFCLK=fDATA,而位时钟频率为。时钟的传输还可以嵌入到数据之中,这样仅使用一对差分线即可完成数据的同步传输。嵌入时钟的串行传输需要使用特定的编码才能实现,并且会稍稍增加数据量。最常用的编码是 8b/10b 编码,它将每字节(8 位)编码为 10 位。8b/10b 编码还可以保证编码没有直流分量,便于接收端判决电平。8b/10b 编码广泛用于
    王贞炎
    北京华章图文信息有限公司
pll是什么意思
视眼球剥璃(Primary Lens Luxation)例:Understand clock synchronization using phase-lock loop(PLL)....
PLL详解-熬红了眼-博客园
PLL 时钟是时序逻辑的灵魂。在实际应用中,时钟信号在频率或者相位上通常并不满足直接使用的需求,而内部...
pll是什么意思?悟空问答
pll是什么意思?undefined-pll 我有靠谱回答,我来抢答 优质职场领域创作者 中级经济师 优质财经领域创作者...
下一页 网络不给力?刷新试试